

# 淡江大學九十三學年度碩士班招生考試試題

系別：電機工程學系

科目：超大型積體電路概論

准備項目請打「○」否則打「×」

簡單型計算機

本試題共 / 頁

1. (10%) 由於 MOS 製程的進步，二氧化矽( $\text{SiO}_2$ )層愈做愈薄，有何好處？然而薄的二氧化矽層對 MOS 有何不利的影響？請說明。
2. (10%) 畫出圖 1 的 CMOS 佈局圖的電路及其真值表，舉出此電路應用的一個實例。
3. (5%) 四層金屬(metal)之積體電路，在佈局上應將系統信號，如系統脈波或電源走線置於那一層？為什麼？
4. (10%) 請用 Static CMOS 邏輯完成 XOR 函數  $F = \overline{A} \cdot B + A \cdot \overline{B}$ 。
5. (15%) 在深次微米(deep submicron)技術裏，傳輸載子在短通道 MOS 元件會有何效應發生？和長通道電晶體比較起來，造成導通電流飽和(saturation)的  $V_{DS}$  變大還是變小？為什麼？
6. (10%) 已知有三個反相器(inverter)串在一起， $C_{load}=200\text{fF}$ ， $C_{in}=1\text{fF}$ ，本質時間常數(intrinsic time constant)  $\tau_{inv}=7.5\text{ps}$ ，且反相器的 self capacitance 對 input capacitance 的比值  $\gamma=0.5$ 。試計算 fanout ratio(f) 及 total delay。
7. (10%) 請說明何謂 punchthrough？何謂 clock feedthrough？請繪圖說明之。
8. (10%) 畫出 CMOS 剖面圖，標出寄生的 BJT 電晶體，並解釋 Latch-up 現象是如何發生的。
9. (15%) 能量延遲積(Energy-delay product)為低功率設計的一個參考指標， $EDP=PDP \times t_p$ ，其中 PDP 為功率延遲積(power-delay product)， $t_p$  為平均傳遞延遲。如圖 2 所示，a、b、和 c 三條線何者較佳？為何功率延遲積可能無法掌握平均傳遞延遲的改善情形？
10. (5%) 已知動態切換功率(Dynamic Switching Power)  $P=\alpha_{0 \rightarrow 1} C_L V_{DD}^2 f_{clk}$ ，圖 3 表示某邏輯閘輸出電壓( $V_{out}$ )在 8 個脈波中的變化情形，請算出 activity factor( $\alpha_{0 \rightarrow 1}$ )？




圖 1




圖 2




圖 3