

淡江大學九十二學年度碩士班招生考試試題

系列：電機工程學系


科目：超大型積體電路概論

准帶項目請打「○」否則打「×」	
○	簡單型計算機

本試題共 2 頁

本試題雙面印製

1. 以 P-well 製程畫出 CMOS 之 Cross-Section View，並說明 Layout Design Rule 中 PMOS 與 NMOS 的距離是爲了防止什麼現象發生。
2. 圖 1 之電路爲 Multiple-Output Domino Logic， $p_1 = a_1 \oplus b_1$ 和 $g_1 = a_1 \cdot b_1$ 試求 $c_1 \sim c_4$ 的輸出函數各爲何？
3. CMOS 製程常見的電容有那些？ C_{gs} 與 C_{db} 各屬於何種形式的電容？
4. 圖 2 的電路屬於 N-Rich Dynamic Logic，爲了加快操作速度，輸出之 Inverter 的 β_p/β_n 比值應設計成 1/3，1，或 3 較佳？爲了減少寄生電容，應採用 P-well 製程或 N-well 製程？爲什麼？
5. 圖 3 之輸出函數 $F = ?$
6. 簡要說明 Flip-Flop 與 Latch 操作的不同，並儘可能描述圖 4 的電路爲何？
7. 何謂 Dynamic Circuit 之 Charge Sharing (Redistribution) problem？試舉出一種解決 Charge Sharing 的方法。
8. 以 Static Logic 完成 $F = \overline{(A+B)(C+D)}$ 。
9. 簡要說明 RTL modeling 與 gate-level modeling 有何不同？將前者轉換成後者的動作又稱做什麼？
10. 在 Verilog HDL 中，wire 型態和 reg 型態的變數有何不同？(請舉例說明其間的差異)



淡江大學九十二學年度碩士班招生考試試題

系別：電機工程學系

科目：超大型積體電路概論

准帶項目請打「○」否則打「x」
簡單型計算機

本試題共 2 頁





圖 3




圖 4